업계뉴스

▲ IBS 연구팀이 2차원 반도체의 원자를 선택적으로 치환해 원하는 층과 위치에 서로 다른 전기적 특성을 구현하는 ‘모듈형 트랜지스터 제작 기술’을 개발했다.

국내 연구진이 원자 단위 치환으로 반도체·절연막·준금속을 하나의 박막에 구현하는 모듈형 트랜지스터 제작 기술을 확보, 복잡한 소재 적층 공정을 간소화하고 전력 효율과 소자 집적도를 높여 차세대 초미세·저전력 반도체 및 3차원 적층형 집적회로 개발을 앞당길 것으로 기대된다.

과학기술정보통신부에 따르면 기초과학연구원(IBS) 반데르발스 양자 물질 연구단 조문호 단장(포항공과대학교 석학교수) 연구팀은 2차원 반도체의 원자를 선택적으로 치환해 원하는 층과 위치에 서로 다른 전기적 특성을 구현하는 ‘모듈형 트랜지스터 제작 기술’을 개발했다고 16일 밝혔다.

2차원 반도체는 원자층 두께에서도 전류를 제어할 수 있어 기존 실리콘 반도체의 미세화 한계를 극복할 차세대 소재로 주목받고 있다. 그러나 절연막을 균일하게 형성하기 어렵고 금속 전극 접합 과정에서 계면 손상과 전기 저항이 발생할 수 있으며, 서로 다른 물질을 적층하는 기존 방식은 공정 복잡성과 대면적 생산에 한계가 있었다.

연구팀은 p형 반도체인 이셀레늄화텅스텐(WSe₂)의 셀레늄(Se) 원자를 산소(O), 황(S), 텔루륨(Te)으로 선택적으로 치환해 각각 절연체인 산화텅스텐(WOₓ), n형 반도체인 이황화텅스텐(WS₂), 준금속인 이텔루륨화텅스텐(WTe₂)을 구현했다.

반응 온도와 기체 압력을 조절해 층간 반응을 제어하고, 반도체 공정용 마스크로 평면상의 원하는 위치까지 선택적으로 변환했다. 이를 통해 약 0.7나노미터(nm) 두께의 원자층 단위 가공에 성공했다.

이 기술로 제작한 트랜지스터는 준금속 접합층을 적용해 금속 전극에서 반도체로 전하가 이동할 때의 에너지 장벽을 35.5밀리전자볼트(meV)까지 낮췄다. 이는 금속 전극을 직접 접합하는 방식의 약 3분의 1 수준이다.

전류를 10배 변화시키는 데 필요한 게이트 전압 변화량은 61.3밀리볼트(mV)로 상온 이론적 한계인 약 60mV에 근접했으며, 켜진 상태와 꺼진 상태의 전류 비율은 1,000만 배 이상을 기록했다.

산화텅스텐 절연막의 등가 산화막 두께(EOT)도 1nm 미만으로 구현해 국제 반도체 기술 로드맵의 초미세 소자 성능 목표 수준을 달성했다. 또한 p형과 n형 트랜지스터를 수직 적층한 상보형 인버터를 제작해 1V의 낮은 전압에서도 신호가 반전되는 것을 확인했다.

이번 연구는 트랜지스터의 주요 구성요소를 하나의 박막에 구현해 복잡한 물질 적층 공정을 대체할 가능성을 제시했다는 데 의미가 있다. 연구팀은 향후 다양한 2차원 반도체 소재로 기술을 확대하고 웨이퍼 크기의 대면적 공정을 개발해 3차원 적층형 집적회로 등 차세대 반도체 기술로의 응용을 추진할 계획이다.

조문호 IBS 단장은 “원자 단위 물질 조작이라는 기초 물질과학 기법을 현대 반도체 기술에 접목해 미래 반도체 기술의 질적 도약을 위한 돌파구를 마련했다”며 “초저전력·초미세 반도체와 차세대 적층형 반도체 소자로 확장될 수 있을 것”이라고 밝혔다.

김성수 과기정통부 연구개발정책실장은 이번 연구가 기초과학을 통해 국가 전략기술인 반도체 분야의 난제를 해결하고 새로운 공정 패러다임을 제시한 사례라며, 원천기술이 산업 경쟁력으로 이어지도록 기초·원천 연구 지원을 지속하겠다고 밝혔다.

출처 : 신소재경제(https://www.amenews.kr/)